PCB设计中的电磁兼容性浅析论文
时间：2021-08-31PCB设计中的电磁兼容性浅析论文
随着信息化技术的发展，电子产品的数量及种类不断增加，其功能和速度也在不断提高，使印制电路板(PCB)电子器件密度越来越大，走线越来越宰，信号频率越来越高，不可避免地会引入电磁兼容性(EMC-Electro magnetic Compatibility)的问题。产品电磁兼容性能的高低，已经成为衡量电子产品与系统质量的一个重要指标。在保持系统功能的情况下，通过PCB设计和布置可从根源上消除电磁干扰并提高其抗扰度;反之，若设计不当，则将使载有小功率、高精度、快速逻辑，或连接到高阻抗终端的一些导线受到寄生电感或介质吸收的影响，致使PCB板发生EMC问题。
任何电磁兼容问题都包含三个要素，即辐射源，耦合路径，敏感设备。因此，在解决电磁兼容问题时，也要从这三方面着手进行分析，进而采取适当的措施消除或减小电磁干扰。
1 PCB设计与布线技术
1.1元器件布局
元器件布局时，注意以下几点可以避免出现许多的电磁兼容问题：
1.发热元件远离关键集成电路。
2.某些敏感器件例如锁相环，对噪声干扰特别敏感，它们需要更高层次的隔离。解决的方法是在敏感器件周围的电源铜箔上蚀刻出马蹄形将能得到良好的隔离性。该期间使用的所有信号进出都通过狭窄的马蹄形根部的开口。噪声电流必然在开口周围经过而不会接近敏感部分。使用这种方法时，确保所有其它信号都远离被隔离的部分。这种设计方法可以避免能够引起干扰的噪声信号的产生。
3.连接器及其引脚应根据元器件在板上的位置确定。所有连接器最好放在印制板的.一侧，尽量避免从两侧引出电缆，以便减小共模电流辐射。
4.高速器件(频率大于10兆赫或上升时间小于2ns的器件)在印刻电路板上的走线尽可能短。
5.I/O驱动器应紧靠连接器，避免I/O信号在板上长距离走线，耦合不必要的干扰信号。
1.2确定PCB走线形式
PCB走线形式对信号的传输会产生很大的影响，直角走线一般是PCB布线中要尽量避免的情况。直角连线对信号的影响主要体现在三个方面：
1.拐角可以等效为传输线上的容性负载，减缓上升时间;
2.阻抗不连续会造成信号发射;
3.直角尖端会产生电磁干扰。
4.所以在PCB板中一般采用45度拐角或圆弧形拐角。
1.3电源线及电线布局
1.电源线从电源出发，经过负载再返回，形成一个小的环形天线，其在高频时效率极高，因此，在考虑安全的条件下，电源线应尽可能靠近地线，以减小差模辐射的环面积，也有助于减小电路的交扰。在部件电源的布线过程中，电源及其返回线路必须平行走向，可以产生一个低阻抗小环路的传输线结构。
2.在小信号电路与大电流做在一起的电路中，必须将GND明显地区分开来。布线方法为将小信号GND与大电流的GND进行分离，通常使用两根引线的GND。使大电流不再布线电阻上流动，从而不产生干扰，如像功率放大级和负载那样，将大电流流动的部分由电源直接进行布线。还有，将小信号部分进行汇总，也直接由电源进行布线。如果这样做，小信号与大电流线完全分离，再将汇总的小信号GND与功率放大级的GND相连接。
3.正确选择单点接地与多点接地。在低频电路中，信号的工作频率小于1MHz，它的布线与器件间的电感影响较小，而接地电路形成的环流对干扰影响较大，因而应采用一点接地的方式。当信号工作频率大于10MHz时，地线阻抗变得很大，此时应尽量降低地线阻抗，应采用就近多点接地。当工作频率在1MHz—10MHz时，如果采用一点接地，其电线长度不应超过波长的1/20，否则应采用多点接地法。
4.数字地与模拟地分开。电路板上既有高速逻辑电路，又有线性电路，应使它们尽量分开，而两者的地线不要相混，分别于电源端地线相连。低频电路的地应尽量采用单点并联接地，实际布线有困难时可部分串联后再并联接地;高频电路宜采用多点串联接地，地线应短而粗。高频元件周围尽量用栅格状大面积地箔，要尽量加大线性电路的接地面积。
5.接地线应尽量加粗。若接地线用很细的线条，则接地电位会随电流的变化而变化，致使电子产品的定时信号电平不稳，抗噪声性能降低。因此应将接地线尽量加粗，使它能通过三倍于印刷电路板的允许电流。如有可能，接地线的宽度应大于3mm。
6.接地线构成闭环路。设计只由数字电路组成的印刷电路板的地线系统时，将接地线做成闭路可以明显地提高抗噪声能力。其原因在于：印刷电路板上有很多集成电路元件，尤其遇有耗电多的元件时，因受接地线粗细的限制，会在底线上产生较大的电位差，引起抗噪声能力下降;若将接地线构成环路，则会缩小电位差值，提高电子设备的抗噪声能力。
2 PCB电磁兼容性的仿真分析与优化
采用软件对PCB进行电磁兼容预仿真分析，在产品的设计阶段就可大体估计所设计PCB的电磁兼容性能，了解PCB上场的分布于趋势，这对合理布局布线起到了很大的帮助。从而可以大大提高产品性能，节约成本，缩短研发时间，加快产品进入市场步伐，为占领大的市场份额争取了宝贵时间，提高经济效益。
Cadence PSD 是Cadence公司著名的电路设计软件，它提供了完整的电路设计解决方案，从原理图板图设计，到电路分析仿真、封装等。可用于低、高频，数模混合电路的设计。我们主要采用Cadence PSD软件包中的Concept HDL工具和Allegro工具来完成电路原理图的绘制和板图的生成。Concept HDL工具支持行为级和结构级的原理图设计绘制，它提供一个可用文本和图形进行设计的设计环境，包括可用于快速设计的块编辑功能。Concept HDL是一个基于参照的编辑器，因为他在原理图中参照的所有部件来自驻留在参照区或者本地区内的各种各样的库中。Allegro主要功能是在自我设定的有效参数条件下，自动或手动完成元件布局及布线，生成适合要求的PCB。
随后利用Ansoft Designer软件进行PCB的场仿真，可得到我们想要的PCB的电流图和EM近场分布图。在仿真模型图中依据前面所提到得元件布局和走线原则适当调整强场区中的信号线和敏感元件位置，使之原理强场区，进而减少电磁干扰。
根据软件仿真结果分析PCB的电磁兼容性能，并对PCB板图加以优化。仿真所得的电流图和近场分布图对电路的合理设计和布局有重要的指导作用。
3 结束语
电磁干扰已成为线路设计所面临的主要问题之一，PCB设计中的抗干扰是一项实践性非常强的技术工作。元件间的合理布局、增大布线间距、短线连接、减少布线过程中的过孔设置、降低连线的特性阻抗、避免多频率交调影响等式减少电磁干扰的有效方法。良好的PCB设计可以大大提高系统的抗干扰能力，从而提高系统可靠性。
参考文献
[1] 林国荣 电磁干扰及控制，北京电子出版社，2002
[2] [日]青本英彦著，周南生译. 模拟电路设计与制作[M]，北京：科学出版社，2005.4 [3] Bruce Carter. Circuit board layout technique, document from TI
【PCB设计中的电磁兼容性浅析论文】相关文章：
